Tau 定律火了！不但有希腊字母，还被叫做定律，还是华为出的，还和 AI 半导体芯片有关。这简直是科普的重灾区。
但是我也不是专业人士，所以我认真观看了 Tau 定律的发布会，阅读了预发布在 ChinaXiv 上的论文。同时呢，又预习了与其相关的芯片制造流程、半导体工艺，以及数电模电中的 RC 电路等相关知识，希望可以用大白话给大家讲明白。
什么是 Scaling Law（缩放定律）？
Tau 定律说的详细点叫 Tau 缩放定律。其实就是提出了一种新的 Scaling Law（缩放定律）。
在技术领域，这个 Scaling Law 可是无处不在。用在半导体芯片上，就是统治多年的摩尔定律——晶体管尺寸越小，芯片性能就越强；用在大模型上，就是参数越多，模型能力越强；再比如说用在我们人身上，就可以是学习的时间越多，期末考试的分数越高。
总之呢，就是找到了这么一个定律，它既是历史经验的总结（比如说确实发现学生延长了学习时间可以提高成绩），同时又是未来发展的理论指导。
之所以各个领域的 Scaling Law 如此受欢迎，正是因为它简单粗暴。比如说让学生哐哐学就行了，啥也不用管，成绩自然就提高了。
但是凡事都有个度。比如说让学生天天不睡觉去学习，那成绩肯定就不升反降了。
摩尔定律为什么失效了？
那在芯片领域也是如此，摩尔定律已经失效了。尤其是进入 7nm 之后，在几何层面的尺寸缩小红利已经消失了。
要说明白这个事儿，还得从芯片上最小的结构开始说起——晶体管。
晶体管可以简单理解为一个开关：断开表示 0，连通表示 1。当然实际的微观构造是很复杂的。而整个芯片的逻辑，就是由一个个的小晶体管构成的。
过去的几十年里，半导体产业一直以”纳米”作为衡量技术进步的单位。大约每隔 18 个月，晶体管尺寸缩小，频率上升，单位逻辑门的成本下降，非常舒服。
但是呢，当晶体管尺寸缩小到一定程度时就不行了，会出现一些微观层面才会遇到的问题。比如说**“漏电”**——可以理解为断开的开关仍然会有电流经过。
所以后来人们在微观结构上开始做手脚，出现了 FinFET、GAAFET 等技术的改良。
但是这个时候，半导体工艺有多少多少纳米，这个词儿已经不像之前那么单纯了。之前它单纯是指晶体管中的栅极长度，但是现在物理长度没法再缩小了。不过呢，通过结构上的改造仍然能提升芯片的性能，那这该怎么体现呢？
聪明又狡猾的人类发明了**“等效尺寸”**这个概念。比如说，我晶体管的实际工艺仍然是 20nm，但我通过结构上的一些改造，让它的性能提升到了理论上 3nm 的水平，那我就说自己是 3nm。
这个问题导致了各个厂商的标准不一样。理论上就是说：我自己想等效多少纳米，那就是多少纳米，反正你也不知道我是咋算的。
同时呢，也导致了我们这些科普博主非常头疼。每次解释这个问题的时候，都是要资料没资料，要图片没图片，死活也说不清楚。
那这样一个既失去了对比意义，又增加了咱老百姓理解成本的历史糟粕，为啥不放弃呢？
为什么是 Tau（τ）？
所以华为这次的第一个目标，就是提出一个新的衡量指标：Tau（τ），即时间维度上的缩放，来代替传统晶体管尺寸的这个衡量指标。
那为什么起了这么一个奇怪的名字呢？这就不得不提到电路中的 RC 电路。
R 就是电阻，C 就是电容，连起来就是个 RC 电路了。芯片上到处可以抽象为这种 RC 电路。
我们可以把电容想象成一个水桶，只不过里面装的是电荷而不是水；电阻就是水管，有入水管和出水管。当水桶被装满水时，对应的数字是 1；反之，如果把水放干净了，对应的数字是 0。
那么这个从 0 变化到 1，或者从 1 变化到 0 的时间，就是一个非常关键的信号时延。
那这个时延和什么有关呢？
- 第一，桶的大小（电容 C）
- 第二，水管的流速（电阻 R）
这个桶越小，同时这个水管越短越粗，装满水的速度就会越快。对应到电路中，就是一个电容的充放电速度更快；对应到数字信号中，就是 0 变化到 1 的时间更快。
这个 R 和 C 都是物体固有的属性，所以说它们的乘积也是个常数值。我们给它定义为时间常数 Tau（τ）。
那你可以算一下，电阻乘以电容的量纲也确实是”秒”。这个数字越小，电路中的信号时延就越小。
而我们在芯片上折腾来折腾去，最终的目标其实就是降低这个时延。缩小晶体管尺寸，仅仅是为了实现这一目标的其中一个手段而已。
比如说华为这次提出了一个**“逻辑折叠”**技术。具体怎么实现的，我肯定是不懂的。我的理解大概就是：之前的思路是在二维平面上缩短距离、缩小尺寸，来让信号传得快一点；而逻辑折叠是在垂直方向上，通过键合技术连接，进而缩短距离、加快时间，有点像虫洞一样。
所以说，纵观这几年的技术演进，早就不是以缩小晶体管尺寸为目标了，而是降低时延。所以我们自然需要一个更大的 Scaling Law 来指导我们前进，这就是华为的 Tau 定律。
为什么是华为提出？
那有人就会说了：“这不是大家已经都在这么做了吗？华为不就是总结一下而已嘛。”
那这我就要批评一下你了。就算是这个角度，那凭啥就不能是咱国家总结呢？马斯克提出了一个”第一性原理”就行，咱们提一下就不行了？
虽然 Tau 这个名字来自 RC 电路的时间常数，但华为论文中的这个时延定义更为广泛。具体分为：
- 晶体管层的时间延迟
- 电路层的时间延迟
- 芯片层的时间延迟
- 系统层的时间延迟
每层都有不同的解法。所以说原文中也说了，Tau 之所以能够成为一个有效的核心指标，而不是对既有指标的重新命名，是因为它在整个堆栈中具有一致性。
频率、延迟、带宽和吞吐，在各自层上都受 Tau 指配。工艺技术人员、电路设计人员和系统架构师，可以围绕同一个量、并用相同的单位展开讨论。
Tau 是实现端到端全栈协同优化的共同语言。 过去那种各层独立优化、时序作为残差的时代已经结束了。
我的三点看法
最后说一下我的个人观点：
第一，为什么是华为提出这一定律呢？
其实我觉得就是争夺话语权嘛。首先，芯片制程已经到了瓶颈。但是美国依然能够享受到先进工艺带来的红利，所以他们提出新指标的动力就没有那么强。
但是华为却不一样，2020 年之后我们知道先进工艺受限了，简单说就是不能使用 EUV 光刻机，小尺寸的晶体管造不出来。那如果仍然用之前的”以晶体管尺寸为衡量先进技术”的指标，显然是对我们不利的。
再结合这几年华为确实是从其他维度找到了突破摩尔定律的方法，所以呢，进行了一场话语权的争夺，重新定义了先进制程的衡量指标。这个我觉得既合理也是好事儿。
第二，这个定律和摩尔定律有个本质的不同。
摩尔定律是可以直接指导半导体产业的发展方向的——就是缩小晶体管的尺寸嘛。但是华为这个 Tau 定律更像是一个目标，暂时还没有发现它可以直接指导怎么造芯片的路线。
当然它还有一个目标，就是可以提升行业的信心。就是告诉大家摩尔定律依然存在，只不过是换了个 Scaling Law 更大的描述而已。那这就要看今年秋季发布的麒麟芯片，是否有他的论文和发布会说的那么好了。
我在视频中没有说，也是因为这只是单方面的一个数据披露，而不是公开的测评结果，那我们就拭目以待吧。
第三，很多自媒体又开始老样子，要么就吹上天，要么就说它没意义。
其实，我觉得还是那个亘古不变的道理：太阳底下没有新鲜事儿。现在已经不可能有什么惊世骇俗的技术突破了，更何况只是一个技术定义和展望而已。
但同时呢，我觉得这件事儿是有意义的，即便是为了争夺话语权这一个目的，我觉得也是有意义的。我们能接受别人用”等效尺寸”这种欺骗性的描述来宣传自己的芯片，那为什么就不能接受咱们提出的新思路，来打破这个话语权的垄断呢？